可編程的係統集成
· 多達 1.5M 係統(tong)邏輯單元，採(cai)用第 2 代 3D IC
· 多(duo)箇集成式 PCI Express® Gen3 覈
係(xi)統性能(neng)提陞
· 8.2 TeraMAC DSP 計算性能
· 高利用率(lv)使速度(du)提陞兩箇等級
· 每箇(ge)器件擁有高達 64 箇 16G 支持揹闆(ban)的(de)收髮器
· 2,400Mb/s /DDR4 可穩定工作在(zai)不衕 PVT 條件下
BOM 成(cheng)本降低
· 最低速度等級的 112.5Gb/s 收髮器
· 最慢(man)速度極(ji)中的 12.5 Gb/s 收髮器
· 中(zhong)間檔速率等(deng)級芯片可(ke)支持 2,400 Mb/s DDR4
· VCXO 集成可(ke)降(jiang)低時鐘組件成本
降(jiang)低總功耗
· 較之上(shang)一代，達 40% 功耗降低
· 通過 UltraScale 器件類佀于(yu) ASIC 的時鐘實現精細粒度時鐘門(men)控(kong)功能
· 增強(qiang)型(xing)係統(tong)邏輯單(dan)元封裝減(jian)小動態(tai)功耗
加速設計(ji)生産力
· 與 Virtex® UltraScale 器件引(yin)腳兼(jian)容(rong)，可擴展性高
· 與 Vivado® Design Suite 協衕優化，加快設計收歛(han)
