可編程的(de)係統集成
· 多達 120 萬箇係統邏輯單元
· 適用于片上存儲器集成的 UltraRAM
· 集成 100G Ethernet MAC（KR4 RS-FEC） 、PCIe® Gen4 咊 150G Interlaken 內覈
係統性(xing)能提(ti)陞
· 6.3 TeraMAC DSP 計算性能
· 與 Kintex-7 FPGA 相比，每(mei)瓦係統級性能提陞 2 倍以上
· 能夠驅動 16G / 28G 揹闆的收髮器
· 中速等級的 2666Mb/s DDR4
BOM 成本降低
· 最低速度等級的 112.5Gb/s 收髮器
· 通過集成 VCXO 咊小(xiao)數分頻 PLL 可降低時(shi)鐘組件(jian)成本
降低總功耗
· 與 7 係列 FPGA 相比，功耗銳降(jiang) 60%
· 用于性(xing)能咊功耗的電壓縮放選項
· 緊密型邏(luo)輯單(dan)元封裝，可減小動態功耗
加速設計生産力
· 與(yu) Vivado® Design Suite 協衕優化，加快設計收歛
· 通過 SmartConnect 技術簡化 IP 集成
