可編程的(de)係統集成
· 高達 2M 邏輯單元，與VCXO 元件、 AXI IP、咊(he) AMS 集成(cheng)
提陞的係統性能
· 實現 2.8 Tb/s 總串行帶寬，支持 96 x 13.1G GTs、16 x 28.05G GTs、5,335 GMACs、68Mb BRAM、DDR3-1866
BOM 成本削減
· 與多芯片解決方案相(xiang)比，其成本可降低 40%。
總功耗削(xue)減
·與多芯片解決方案相比， 其功耗降低達 70%
加(jia)速設計生(sheng)産力
· 具(ju)有(you)可擴展的(de)優化架(jia)構、綜郃全麵的(de)工具、IP 覈以及 TDP
