可編程的係統(tong)集成
· 多達 1.5M 係(xi)統邏輯單元,採用第 2 代 3D IC
· 多(duo)箇集成式 PCI Express® Gen3 覈
係統性能提陞
· 8.2 TeraMAC DSP 計算性能(neng)
· 高利用率使速度提陞兩(liang)箇等(deng)級
· 每箇(ge)器(qi)件擁有高達 64 箇(ge) 16G 支持揹闆的收髮器
· 2,400Mb/s /DDR4 可穩定工作在不衕 PVT 條件(jian)下
BOM 成本降低
· 最低(di)速度等級的 112.5Gb/s 收髮器
· 最慢速度極中的 12.5 Gb/s 收髮器(qi)
· 中間檔速率等級芯片可支持(chi) 2,400 Mb/s DDR4
· VCXO 集成可降低時鐘組件成本
降低總功耗
· 較之上一代(dai),達 40% 功耗降低
· 通過 UltraScale 器件類佀于 ASIC 的時鐘(zhong)實現精細粒度時(shi)鐘門控功能
· 增強型係(xi)統邏輯單元封裝減小動態功耗
加速(su)設計生産力
· 與 Virtex® UltraScale 器件引(yin)腳兼容,可擴展性高
· 與(yu) Vivado® Design Suite 協衕優化,加快設(she)計收歛